

Proyecto: Semáforo Vehicular y Peatonal

Gerald David Blanco-Sáenz, *Estudiante, ITCR*, Melanie Espinoza-Hernandez, *Estudiante, ITCR*, Nayshell Freckleton-White, *Estudiante, ITCR* y Pablo Cabrera-Montealegre, *Estudiante, ITCR*

Resumen

Se propone el diseño de un sistema de semáforo vehicular y peatonal, cuyo objetivo principal es simular un cruce vehicular completo mediante la gestión del flujo de tránsito y la interacción a través de solicitudes peatonales. El sistema incorpora señalización visual (rojo, amarillo, verde) y auditiva, control de tiempos regresivos mediante displays, y una etapa de conversión de energía de corriente alterna (CA) a corriente directa (CD). En este primer avance, se documenta exclusivamente la etapa de alimentación del circuito, la cual es responsable de proveer los niveles de tensión regulados adecuados para el funcionamiento de las etapas analógicas y digitales posteriores.

I. INTRODUCCIÓN

Los sistemas de control de tráfico son fundamentales para la regulación segura y eficiente de la movilidad vehicular y peatonal en entornos urbanos. Estos sistemas integran elementos de temporización, señalización visual y auditiva, así como mecanismos de interacción con los usuarios. En el contexto de la ingeniería electrónica, el diseño de un sistema de semáforo permite aplicar conceptos relacionados con la generación de señales, temporización, control lógico, visualización de información y procesamiento de señales de audio. Además, representa un ejemplo claro de integración de subsistemas analógicos y digitales en una aplicación real. Este proyecto se enfoca en el diseño e implementación de un sistema completo de semáforo vehicular y peatonal, utilizando componentes electrónicos discretos y circuitos digitales básicos, evitando el uso de dispositivos programables de acuerdo con las especificaciones. El objetivo principal de este primer documento es presentar la propuesta de diseño de cada etapa del sistema, detallando sus componentes y la justificación de las decisiones de diseño.

II. OBJETIVOS

II-A. Objetivo General

Introducir al estudiante ante un problema de ingeniería en donde requiera poner en práctica las habilidades y conceptos adquiridos en el uso de las herramientas de simulación, equipos de medición, prototipado y ensamble de circuitos eléctricos transistorizados por medio de circuitos impresos.

II-B. Objetivos Específicos

- Introducir al estudiante en el diseño de ingeniería bajo el establecimiento de una solución a un problema planteado.
- Utilizar herramientas de simulación en la etapa de diseño de sistemas electrónicos que integren etapas analógicas y digitales.
- Desarrollar habilidades de implementación de sistemas electrónicos bajo el apoyo de equipo especializado para mediciones.
- Adquirir conocimiento y habilidades necesarias para el diseño e implementación de circuitos impresos o PCB para ensamble de circuitos eléctricos.
- Fomentar las habilidades requeridas para el trabajo en equipo en proyectos de ingeniería.

III. ALIMENTACIÓN

III-A. Descripción

Para el funcionamiento del semáforo eléctrico y sus respectivos sistemas lógicos, se requiere una fuente de alimentación que convierta la energía proveniente de la red eléctrica de $120\text{ V}_{\text{rms}}$ a 60 Hz en niveles de tensión de corriente directa (CD) regulados y ajustados. Estos voltajes son vitales para cumplir con las condiciones de operación de las compuertas lógicas, los circuitos de temporización y las etapas de potencia para la señalización visual y acústica. El circuito convertidor de CA a CD incluye los siguientes componentes principales: un transformador reductor, un puente rectificador de onda completa, capacitores de filtrado y reguladores de voltaje lineal. Estos elementos actúan en conjunto para entregar las tensiones estables que requiere el resto del sistema, protegiendo los componentes de variaciones indeseadas.

III-B. Diagrama del circuito




Fig III.1: Diagrama del circuito de Alimentación.

III-C. Justificación de diseño

El diseño del circuito de alimentación de la Fig. III.1 se fundamenta en la necesidad de convertir los $120\text{ V}_{\text{rms}}$ de corriente alterna (CA) a voltajes de corriente directa (CD) regulados estables, habitualmente de 5 V para los componentes de lógica digital (TTL/CMOS), y otros voltajes mayores (como 12 V) si así lo requieren la amplificación de la señal acústica o los arreglos de LEDs de alta luminosidad.

Inicialmente, el transformador reductor disminuye el voltaje de entrada a un nivel seguro y apto para su manipulación. Luego, el puente rectificador de diodos convierte la señal alterna en una señal pulsante en una sola dirección. Para disminuir el rizado de esta señal, se incorporan capacitores de gran valor en capacitancia que filtran las oscilaciones y otorgan una primera etapa de estabilización a la señal.

Finalmente, los reguladores de voltaje integrados (como los de la familia 78XX) proporcionan una salida continua y fija, absorbiendo las variaciones en el consumo de corriente al encender diferentes estados del semáforo. Se agregan capacitores de desacople adicionales en los terminales de entrada y salida de estos reguladores para estabilizar la respuesta transitoria del dispositivo y atenuar posibles ruidos de alta frecuencia introducidos por la conmutación lógica, garantizando así un desempeño ininterrumpido en todo el circuito de control de tráfico.

IV. MÁQUINA DE ESTADO

IV-A. Descripción

Esta subsección describe la parte del circuito que se encarga de controlar la secuencia de iluminación del semáforo, determinando cuál luz se activa, su color y la duración de cada estado. El sketch inicial del circuito se muestra en la Figura IV.1. El circuito requiere una tensión de alimentación de 5 V, proporcionada por el circuito de alimentación. Para el mejor entendimiento del lector, se va a dividir la máquina en tres bloques funcionales: El generador de reloj (CLK), la máquina de estados principal y la interconexión entre ambos mencionados anteriormente. El diagrama de como construirlo se puede apreciar en la Figura IV.2.

Para el generador de reloj se implementa un LM555 TIMER configurado para que opere en un modo astable, para ello su pin de VCC va conectado al voltaje de 5 V. Para ello se utilizan dos resistencias de $R_1 = 10.5 \text{ k}\Omega$ y de $R_2 = 9.5 \text{ k}\Omega$, y dos capacitores de $C_1 = 10 \text{ }\mu\text{F}$ y $C_2 = 0.01 \text{ }\mu\text{F}$. R_1 se conecta entre la alimentación y al pin de Discharge (pin 7). R_2 se conecta entre pin del Discharge y el nodo común de los pines Threshold (pin 6) y el Trigger (pin 2), donde también se conecta C_1 . C_2 se conecta entre el pin Control Voltage (pin 5). C_1 , C_2 y LM555 se conectan al GND.

La máquina de estados principal se compone de una CD4017B, que se encarga de cambiar de estado/salida cada flanco de reloj positivo. La salida del 4017 se decodifica mediante compuertas 74LS32 (OR) para activar los LEDs correspondientes de cada estado, una alimentación de 5 V y tres resistencias de $330 \text{ }\Omega$.

La interconexión se compone de 2 compuertas lógicas, una 74LS00 (NAND) y una 74LS32 (OR). Las entradas de la NAND van conectadas a la salida Q0 de la 4017 y su salida va conectada al Reset (pin 4) de la 555. La primera entrada de la OR va conectada al botón peatonal, la segunda va al Output (pin 3) del 555 y su salida va conectada al clk (pin 14) de la 4017.

IV-B. Diagrama del circuito




Fig IV.1: Diagrama inicial del flujo de la máquina de estado.




Fig IV.2: Diagrama del circuito la máquina de estado.

IV-C. Justificación de diseño

IV-C1. Generador de reloj: El generador de reloj se implementó con el LM555CM en modo astable porque este produce una onda cuadrada estable de 5 o 0 V en su salida, lo que es compatible con los niveles lógicos del CD4017. Se llegó a los valores de las resistencias mediante prueba y error. El capacitor C_2 se conecta entre el pin Control Voltage (pin 5) y GND con el propósito de filtrar ruido en la tensión de referencia interna del LM555, garantizando una oscilación lo más estable posible.

IV-C2. Máquina de estado principal: El CD4017 es un contador de década que activa secuencialmente sus 10 salidas, Q_0 a Q_9 , en cada flanco positivo de reloj. La asignación de salidas se justifica de la siguiente manera:

Q_0 corresponde al estado base S_0 , en el cual el semáforo vehicular permanece en verde indefinidamente hasta que el usuario presione el botón peatonal. En este estado, la lógica de interconexión mantiene el LM555CM detenido, por lo que el contador no avanza ya que está apagado. Q_1 no tiene ningún LED conectado directamente. Durante las pruebas se determinó que conectar un LED a esta salida causaba que el estado durara un tiempo considerablemente menor al esperado, produciendo un parpadeo que era casi imperceptible. Por esta razón, Q_1 se conecta únicamente a una compuerta OR como señal auxiliar para que haya una LED conectada, y el LED amarillo se desplazó a Q_2 . Q_2 corresponde al estado S_1 , donde se activa el LED amarillo del semáforo vehicular. Este estado dura exactamente un período de reloj, es decir, aproximadamente 5 s. De Q_3 a Q_8 se le atribuye al estado S_2 , donde se activa el LED rojo del semáforo vehicular, durante 30 s. Al agrupar 6 salidas consecutivas, el sistema permanece en rojo durante $6 \times 5 \text{ s} = 30 \text{ s}$, cumpliendo con la especificación de diseño. Finalmente, Q_9 se conecta al pin Reset (RST) del CD4017, forzando el reinicio del contador a Q_0 y reiniciando el ciclo completo hasta que el botón peatonal sea presionado nuevamente.

IV-C3. Interconexión: La lógica de interconexión cumple dos funciones principales: controlar cuando debe de empezar a funcionar el LM555CM y permitir que el botón peatonal fuerce la transición desde S_0 a S_1 . La compuerta NAND se usa como una NOT por la necesidad de detener el oscilador cuando el sistema se encuentra en S_0 . Dado que $Q_0 = 1$ en dicho

estado, se invierte esta señal para obtener un nivel bajo en el pin Reset (pin 4) del LM555CM, deteniendo la oscilación. Cuando el contador avanza a cualquier otro estado, $Q_0 = 0$, la salida del inversor pasa a nivel alto y el LM555CM comienza a oscilar libremente, avanzando entre los estados/salidas de manera automática.

La compuerta OR se utiliza ya que se necesita combinar dos fuentes de reloj: el botón peatonal y la salida del LM555CM. En S_0 , como el 555 está detenido, únicamente el botón puede generar el flanco positivo necesario para hacer que el CD4017BP avance hacia Q_1 . En los estados siguientes, el botón no interviene y es el LM555CM quien genera los flancos de reloj automáticamente.

IV-D. Gráficas








Fig IV.3: Gráfica de CLK.

Fig IV.4: Gráfica de CLK vs S_0 .Fig IV.5: Gráfica de CLK vs S_0 .Fig IV.6: Gráfica de CLK vs S_2 .Fig IV.7: Gráfica de S_0 vs S_1 vs S_2 .